| Titre : |
Les Architectures RISC : théorie et pratique des ordinateurs à jeu d'instructions réduit |
| Type de document : |
texte imprimé |
| Auteurs : |
Jean-Claude Heudin, Auteur ; Christian Panetto, Auteur |
| Editeur : |
paris : Bordas |
| Année de publication : |
1990 |
| ISBN/ISSN/EAN : |
978-2-04-019641-7 |
| Langues : |
Français (fre) Langues originales : Français (fre) |
| Catégories : |
المعارف العامة
|
| Mots-clés : |
LES ARCHITECTURES RISC Philosophie RISC ORDINATEURS Structure d’un processeur RISC HISTORIQUE DE L'ARCHITECTURE |
| Index. décimale : |
000 المعارف العامة |
| Résumé : |
Cet ouvrage constitue une introduction approfondie aux architectures RISC (Reduced Instruction Set Computer), un modèle de conception de processeurs qui privilégie la simplicité des instructions pour améliorer la performance.
Objectifs du livre :
Expliquer la philosophie RISC et ses fondements théoriques.
Comparer les architectures RISC vs CISC (Complex Instruction Set Computer).
Décrire les principaux processeurs RISC existants à l’époque.
Relier les principes de conception matérielle avec les aspects logiciels.
Fournir un cadre d’apprentissage aux étudiants en informatique et aux ingénieurs.
Contenu principal :
1. Introduction à l’architecture des ordinateurs
Évolution historique des processeurs.
Problématique de la complexité des jeux d’instructions.
Naissance du modèle RISC comme réponse aux limites du CISC.
2. Philosophie RISC
Réduction du nombre d’instructions.
Instructions de taille fixe.
Utilisation intensive des registres internes.
Moins d'accès à la mémoire.
Exécution rapide : souvent une instruction par cycle.
3. Structure d’un processeur RISC
Organisation des registres.
Unité de commande et unité arithmétique/logique (ALU).
Cache et mémoire principale.
Gestion du pipeline (pipeline d’instruction).
4. Exemples de jeux d’instructions RISC
Types d’instructions : arithmétiques, logiques, branchements...
Format uniforme des instructions.
Simplicité qui facilite l’optimisation du compilateur.
5. Optimisations d’exécution
Pipelining pour paralléliser les étapes d’exécution.
Prédiction de branchement.
Techniques avancées comme l'exécution hors ordre.
6. Études de cas de processeurs RISC
Analyse des processeurs MIPS, SPARC, PowerPC.
Évaluation comparative de leur performance et complexité.
Domaines d’application : systèmes embarqués, stations de travail, etc.
7. Programmation sur architecture RISC
Langage assembleur RISC.
Exemples de codage et d’optimisation.
Outils : assembleurs, simulateurs, compilateurs.
8. Impact sur l’industrie
Adoption du RISC dans les systèmes embarqués.
Influence sur l’architecture ARM, très répandue dans les smartphones.
Perspectives d’évolution dans l’informatique moderne |
Les Architectures RISC : théorie et pratique des ordinateurs à jeu d'instructions réduit [texte imprimé] / Jean-Claude Heudin, Auteur ; Christian Panetto, Auteur . - paris : Bordas, 1990. ISBN : 978-2-04-019641-7 Langues : Français ( fre) Langues originales : Français ( fre)
| Catégories : |
المعارف العامة
|
| Mots-clés : |
LES ARCHITECTURES RISC Philosophie RISC ORDINATEURS Structure d’un processeur RISC HISTORIQUE DE L'ARCHITECTURE |
| Index. décimale : |
000 المعارف العامة |
| Résumé : |
Cet ouvrage constitue une introduction approfondie aux architectures RISC (Reduced Instruction Set Computer), un modèle de conception de processeurs qui privilégie la simplicité des instructions pour améliorer la performance.
Objectifs du livre :
Expliquer la philosophie RISC et ses fondements théoriques.
Comparer les architectures RISC vs CISC (Complex Instruction Set Computer).
Décrire les principaux processeurs RISC existants à l’époque.
Relier les principes de conception matérielle avec les aspects logiciels.
Fournir un cadre d’apprentissage aux étudiants en informatique et aux ingénieurs.
Contenu principal :
1. Introduction à l’architecture des ordinateurs
Évolution historique des processeurs.
Problématique de la complexité des jeux d’instructions.
Naissance du modèle RISC comme réponse aux limites du CISC.
2. Philosophie RISC
Réduction du nombre d’instructions.
Instructions de taille fixe.
Utilisation intensive des registres internes.
Moins d'accès à la mémoire.
Exécution rapide : souvent une instruction par cycle.
3. Structure d’un processeur RISC
Organisation des registres.
Unité de commande et unité arithmétique/logique (ALU).
Cache et mémoire principale.
Gestion du pipeline (pipeline d’instruction).
4. Exemples de jeux d’instructions RISC
Types d’instructions : arithmétiques, logiques, branchements...
Format uniforme des instructions.
Simplicité qui facilite l’optimisation du compilateur.
5. Optimisations d’exécution
Pipelining pour paralléliser les étapes d’exécution.
Prédiction de branchement.
Techniques avancées comme l'exécution hors ordre.
6. Études de cas de processeurs RISC
Analyse des processeurs MIPS, SPARC, PowerPC.
Évaluation comparative de leur performance et complexité.
Domaines d’application : systèmes embarqués, stations de travail, etc.
7. Programmation sur architecture RISC
Langage assembleur RISC.
Exemples de codage et d’optimisation.
Outils : assembleurs, simulateurs, compilateurs.
8. Impact sur l’industrie
Adoption du RISC dans les systèmes embarqués.
Influence sur l’architecture ARM, très répandue dans les smartphones.
Perspectives d’évolution dans l’informatique moderne |
|  |
Affiner la recherche Interroger des sources externesLes Architectures RISC : théorie et pratique des ordinateurs à jeu d'instructions réduit / Jean-Claude Heudin
